摩爾定律

出自 MBA智库百科(https://wiki.mbalib.com/)

摩爾定律(Moore's Law)

　　摩爾定律是由英特爾(Intel)創始人之一戈登·摩爾(Gordon Moore)提出來的。其內容為：當價格不變時，集成電路上可容納的晶體管數目，約每隔18個月便會增加一倍，性能也將提升一倍。換言之，每一美元所能買到的電腦性能，將每隔18個月翻兩倍以上。這一定律揭示了信息技術進步的速度。

　　摩爾定律是由英特爾(Intel)名譽董事長戈登·摩爾（Gordon Moore）經過長期觀察發現得之。2023年摩爾於當地時間3月24日去世，享年94歲。

　　電腦第一定律——摩爾定律Moore定律1965年，戈登·摩爾（Gordon Moore）準備一個關於電腦存儲器發展趨勢的報告。他整理了一份觀察資料。在他開始繪製數據時，發現了一個驚人的趨勢。每個新晶元大體上包含其前任兩倍的容量，每個晶元的產生都是在前一個晶元產生後的18-24個月內。如果這個趨勢繼續的話，計算能力相對於時間周期將呈指數式的上升。Moore的觀察資料，就是現在所謂的Moore定律，所闡述的趨勢一直延續至今，且仍不同尋常地準確。人們還發現這不光適用於對存儲器晶元的描述，也精確地說明瞭處理機能力和磁碟驅動器存儲容量的發展。該定律成為許多工業對於性能預測的基礎。在26年的時間里，晶元上的晶體管數量增加了3200多倍，從1971年推出的第一款4004的2300個增加到奔騰II處理器的750萬個。　　

　　由於高純硅的獨特性，集成度越高，晶體管的價格越便宜，這樣也就引出了摩爾定律的經濟學效益，在20世紀60年代初，一個晶體管要10美元左右，但隨著晶體管越來越小，直小到一根頭髮絲上可以放1000個晶體管時，每個晶體管的價格只有千分之一美分。據有關統計，按運算10萬次乘法的價格算，IBM704電腦為1美元，IBM709降到20美分，而60年代中期IBM耗資50億研製的IBM360系統電腦已變為3.5美分。

　　後來人們對它進行歸納，主要有以下三種"版本"：

• 1、集成電路晶元上所集成的電路的數目，每隔18個月就翻一番。
• 2、微處理器的性能每隔18個月提高一倍，而價格下降一倍。
• 3、用一個美元所能買到的電腦性能，每隔18個月翻兩番。

　　以上幾種說法中，以第一種說法最為普遍，第二、三兩種說法涉及到價格因素，其實質是一樣的。三種說法雖然各有千秋，但在一點上是共同的，即"翻番"的周期都是18個月，至於"翻一番"（或兩番）的是"集成電路晶元上所集成的電路的數目"，是整個"電腦的性能"，還是"一個美元所能買到的性能"就見仁見智了。

摩爾定律產生

　　"摩爾定律"的"始作俑者"是戈頓·摩爾，大名鼎鼎的晶元製造廠商Intel公司的創始人之一。20世紀50年代末至用年代初半導體製造工業的高速發展，導致了"摩爾定律"的出台。

　　早在1959年，美國著名半導體廠商仙童公司首先推出了平面型晶體管，緊接著於1961年又推出了平面型集成電路。這種平面型製造工藝是在研磨得很平的矽片上,採用一種所謂"光刻"技術來形成半導體電路的元器件，如二極體、三極體、電阻和電容等。只要"光刻"的精度不斷提高，元器件的密度也會相應提高，從而具有極大的發展潛力。因此平面工藝被認為是"整個半導體工業鍵"，也是摩爾定律問世的技術基礎。

　　1965年4月19日，時任仙童半導體公司研究開發實驗室主任的摩爾應邀為《電子學》雜誌35周年專刊寫了一篇觀察評論報告，題目是："讓集成電路填滿更多的元件"。摩爾應這家雜誌的要求對未來十年間半導體元件工業的發展趨勢作出預言。據他推算，到1975年，在面積僅為四分之一平方英寸的單塊硅晶元上，將有可能密集65000個元件。他是根據器件的複雜性（電路密度提高而價格降低）和時間之間的線性關係作出這一推斷的，他的原話是這樣說的："最低元件價格下的理雜性每年大約增加一倍。可以確信，短期內這一增長率會繼續保持。即便不是有所加快的話。而在更長時期內的增長率應是略有波動，儘管役有充分的理由來證明，這一增長率至少在未來十年內幾乎維持為一個常數。"這就是後來被人稱為"摩爾定律"的最初原型。

摩爾定律修改

　　1975年；摩爾在國際電信聯盟IEEE的學術年會上提交了一篇論文，根據當時的實際情況，對"密度每年回一番"的增長率進行了重新審定和修正。按照摩爾本人1997年9月接受（科學的美國人）一名編輯採訪時的說法，他當年是把"每年翻一番"改為"每兩年國一番"，並聲明他從來沒有說過"每18個月翻一番"。

　　然而，據網上有的媒體透露，就在摩爾本人的論文發表後不久，有人將其預言修改成"半導體集成電路的密度或容量每18個月翻一番，或每三年增長4倍"，有人甚至列出瞭如下的數學公式：（每晶元的電路增長倍數）=2（年份-1975）/1.5。這一說法後來成為許多人的"共識"，流傳至今。摩爾本人的聲音，無論是最初的"每一年翻一番"還是後來修正的"每兩年翻一番"反而被淹沒了，如今已鮮有人知。

　　歷史竟和人們開了個不大不小的玩笑：原來目前廣為流傳的"摩爾定律"並非摩爾本人的說法！

摩爾定律的驗證

　　摩爾定律到底準不准？讓我們先來看幾個具體的數據。1975年，在一種新出現的電荷前荷器件存儲器晶元中，的的確確含有將近65000個元件，與十年前摩爾的預言的確驚人地一致！另據Intel公司公佈的統計結果，單個晶元上的晶體管數目，從1971年4004處理器上的2300個，增長到1997年 Pentium II處理器上的7.5百萬個，26年內增加了3200倍。我們不妨對此進行一個簡單的驗證：如果按摩爾本人"每兩年翻一番"的預測，26年中應包括13個翻番周期，每經過一個周期，晶元上集成的元件數應提高2n倍（0≤n≤12），因此到第13個周期即26年後元件數應提高了212＝4096倍，作為一種發展趨勢的預測，這與實際的增長倍數3200倍可以算是相當接近了。如果以其他人所說的18個月為翻番周期，則二者相去甚遠。可見從長遠來看，還是摩爾本人的說法更加接近實際。

　　也有人從個人電腦（即PC）的三大要素--微處理器晶元、半導體存儲器和系統軟體來考察摩爾定律的正確性。微處理器方面，從1979年的8086和 8088，到1982年的80286，1985年的80386，1989年的80486，1993年的Pentium，1996年的 PentiumPro，1997年的PentiumII，功能越來越強，價格越來越低，每一次更新換代都是摩爾定律的直接結果。與此同時PC機的記憶體儲器容量由最早的480k擴大到8M，16M，與摩爾定律更為吻合。系統軟體方面，早期的電腦由於存儲容量的限制，系統軟體的規模和功能受到很大限制，隨著記憶體容量按照摩爾定律的速度呈指數增長，系統軟體不再局限於狹小的空間，其所包含的程式代碼的行數也劇增：Basic的源代碼在1975年只有4,000 行，20年後發展到大約50萬行。微軟的文字處理軟體Word，1982年的第一版含有27,000行代碼，20年後增加到大約200萬行。有人將其發展速度繪製一條曲線後發現，軟體的規模和複雜性的增長速度甚至超過了摩爾定律。系統軟體的發展反過來又提高了對處理器和存儲晶元的需求，從而刺激了集成電路的更快發展。

　　這裡需要特別指出的是，摩爾定律並非數學、物理定律，而是對發展趨勢的一種分析預測，因此，無論是它的文字表述還是定量計算，都應當容許一定的寬裕度。從這個意義上看，摩爾的預言實在是相當準確而又難能可貴的了，所以才會得到業界人士的公認，並產生巨大的反響。

摩爾定律的變種

　　摩爾定律的響亮名聲，令許多人競相仿效它的表達方式，從而派生、繁衍出多種版本的"摩爾定律"，其中如：

　　摩爾第二定律：摩爾定律提出30年來，集成電路晶元的性能的確得到了大幅度的提高；但另一方面，Intel高層人士開始註意到晶元生產廠的成本也在相應提高。1995年，Intel董事會主席羅伯特·諾伊斯預見到摩爾定律將受到經濟因素的制約。同年，摩爾在《經濟學家》雜誌上撰文寫道："現在令我感到最為擔心的是成本的增加，…這是另一條指數曲線"。他的這一說法被人稱為摩爾第二定律。

　　新摩爾定律：近年來，國內IT專業媒體上又出現了"新摩爾定律" 的提法，則指的是我國Internet聯網主機數和上網用戶人數的遞增速度，大約每半年就翻一番！而且專家們預言，這一趨勢在未來若幹年內仍將保持下去。

摩爾定律的終結

　　摩爾定律問世至今已近40年了。人們不無驚奇地看到半導體晶元製造工藝水平以一種令人目眩的速度提高。目前，Intel的微處理器達晶元Pentium 4的主頻已高2G（即12000M），2011年則要推出含有10億個晶體管、每秒可執行1千億條指令的晶元。人們不禁要問：這種令人難以置信的發展速度會無止境地持續下去嗎？不需要複雜的邏輯推理就可以知道：晶元上元件的幾何尺寸總不可能無限制地縮小下去，這就意味著，總有一天，晶元單位面積上可集成的元件數量會達到極限。問題只是這一極限是多少，以及何時達到這一極限。業界已有專家預計，晶元性能的增長速度將在今後幾年趨緩。一般認為，摩爾定律能再適用10年左右。其制約的因素一是技術，二是經濟。

　　從技術的角度看，隨著矽片上線路密度的增加，其複雜性和差錯率也將呈指數增長，同時也使全面而徹底的晶元測試幾乎成為不可能。一旦晶元上線條的寬度達到納米（10-9米）數量級時，相當於只有幾個分子的大小，這種情況下材料的物理、化學性能將發生質的變化，致使採用現行工藝的半導體器件不能正常工作，摩爾定律也就要走到它的盡頭了。

　　從經濟的角度看，正如上述摩爾第二定律所述，目前是20-30億美元建一座晶元廠，線條尺寸縮小到0.1微米時將猛增至100億美元，比一座核電站投資還大。由於花不起這筆錢，迫使越來越多的公司退出了晶元行業。看來摩爾定律要再維持十年的壽命，也決非易事。

　　然而，也有人從不同的角度來看問題。美國一家名叫CyberCash公司的總裁兼CEO丹·林啟說，"摩爾定律是關於人類創造力的定律，而不是物理學定律"。持類似觀點的人也認為，摩爾定律實際上是關於人類信念的定律，當人們相信某件事情一定能做到時，就會努力去實現它。摩爾當初提出他的觀察報告時，他實際上是給了人們一種信念，使大家相信他預言的發展趨勢一定會持續。

　　物理效應、功耗和經濟效益成集成電路工藝發展瓶頸。集成電路性能、功耗及製造成本是評判摩爾定律是否有效的重要的標準。目前主流晶元廠商的產品已經進入到10nm以內，遵循以往的技術路徑，即按比例不斷縮小器件尺寸已無法實現摩爾定律。

　　從物理角度來看，集成電路尺寸已進入到介觀尺寸範圍內，各種物理效應都會成為集成電路發展的阻力，如雜質漲落、量子隧穿等。介觀物理和基於量子化的處理方法是應對這些物理效應的有效手段，但目前這些前沿技術還無法應用到量產中。

　　時鐘頻率是評估晶元性能的重要指標，頻率越高，晶元性能越強，但時鐘頻率提高意味著功耗隨之上升。目前每一工藝節點的演進會使晶元時間頻率有20%的提升，而功耗也以一定的幅度在增加。若保持功耗不變，即使將工藝節點不斷縮小，時鐘頻率也得不到提升，甚至在某一節點開始下降。散熱問題是功耗上升後所要面臨的一大難題，直接關係到晶元的可靠性和壽命，在工藝節點不斷縮小的情況下，探索功耗和性能的平衡點，保證晶元在合理的工作溫度運行，考驗著各大廠商。功耗成為另外一個制約集成電路發展的因素。

　　所有工藝和技術的最終落腳點都是利潤。從成本的角度來看，20nm成為加工成本的一個分水嶺。在20nm以前的技術節點，加工成本都有一定的下降。但從20nm開始，加工成本下降的趨勢被打破，開始顯著上升。成本的增加擠壓廠商的利潤，在一定程度上限制研發的投入，研發速度將有所放緩。

　　物理效應、功耗和經濟效益是現階段制約摩爾定律演進的關鍵因素，當前需要重新探索集成電路的發展規律和路徑。

　　新理論和新技術推動產業步入後摩爾時代。目前業界認為集成電路產業發展已經進入到後摩爾時代。身處後摩爾時代，廠商必須突破原有的研發路徑，利用新理論和新技術來培育新的增長動力，性能與功耗的比值將成為評判技術和產品的重要指標。業界已提出後摩爾時代產業發展的四種路徑，即延續摩爾（More Moore）、擴展摩爾（More than Moore）、超越摩爾（Beyond Moore）和豐富摩爾（Much Moore）

　　（一）延續摩爾（More Moore）

　　結構優化和工藝微縮，共同助力延續摩爾。延續摩爾基本思路是從經典CMOS轉向非經典CMOS，半節距按比例減小，採用非經典器件結構等，從結構的設計及佈局來實現產品的微縮，其本質是通過採用新的器件的結構和佈局來實現晶元的設計和加工。系統晶元（SoC）是高度集成的晶元產品，是延續摩爾的一個重要應用。這類晶元是從設計的角度出發，是將系統各組件高度集成到一塊晶元上。組件的尺寸決定著相同面積上的晶元可以集成器件數量，工藝微縮表現為隨著工藝能力的提高，器件尺寸越小。因而，工藝微縮對於系統晶元影響較為顯著。設計端在使用更合理的結構的同時，更小尺寸的器件將會加大其可操作的空間。系統晶元與其他類型晶元相比，其集成度更高，速度更快。這優勢源於其從設計出發，實現從需求到產品的過程，因而更具有針對性。系統晶元是延續摩爾這一發展方向上較為突出的亮點，也是摩爾定律得以延續的一大佐證。

　　外企引領高水平，國產產品有望追趕。目前市場上利用延續摩爾思路發展的產品有CPU、記憶體、邏輯器件等，這些產品占整個市場份額的50%。從各大廠商所公佈的數據來看，台積電和三星兩家公司已具備7nm晶元量產的能力，這兩家公司在2018年晶圓代工全球市場份額分別為54.39%和14.40%。而國內龍頭中芯國際在今年早前宣佈實現14nm工藝量產。目前國內工藝技術還有待提高，同時國外龍頭面臨產業瓶頸導致研發周期加長，也給國內廠商提供了追趕國際先進水平的視窗期。

　　（二）擴展摩爾（More than Moore）

　　技術優勢和市場決定擴展摩爾價值。與延續摩爾所採用的方式不同，擴展摩爾的本質是將不同功能的晶元和元件組裝拼接在一起封裝。其創新點在於封裝技術，在滿足需求的情況下，可快速和有效的實現晶元功能，具有設計難度低、製造便捷和成本低等優勢。這一發展方向使得晶元發展從一味追求功耗下降及性能轉向更加務實的滿足市場需求。這方面的產品包括了模擬/RF器件、無源器件、電源管理器件等，占集成電路市場約50%份額。

　　系統級封裝（SiP）優勢凸顯。系統級封裝在擴展摩爾的思路上技術較為成熟且具備量產條件。系統級封裝可以將一個系統或子系統集成在一個封裝內，應用此技術可突破PCB自身不足帶來系統性能的瓶頸，能最大限度實現各子晶元之間互聯互通，充分發揮各晶元和器件的作用。引線鍵合封裝工藝和倒裝焊工藝是實現封裝兩種可互相替代的關鍵性工藝，現被各大廠商廣泛應用，其對於系統級封裝起到至關重要的作用。

　　3D封裝成系統級封裝亮點。3D封裝技術是把不同功能的晶元或結構，通過堆疊技術或過孔互連等微機械加工技術，使其在Z軸方向上形成立體集成和信號連通的技術。從系統級封裝的傳統意義上來講，因為在Z軸上有了功能和信號的延伸，所以凡是有晶元堆疊的都可以稱之為3D。3D封裝運用到的技術有封裝堆疊（PoP）、晶元堆疊（SDP）、硅通孔技術（TSV）及硅基板技術。其中硅通孔技術是3D封裝技術的關鍵，也是當前技術先進性最高的封裝互連技術之一。3D封裝具有四大優勢：可縮短尺寸、減輕重量達40-50倍；在能耗不增加的情況下，運轉的速度更快；寄生性電容和電感得以降低；更有效的利用矽片的有效區域，與2D相比3D效率超過100%。3D封裝雖然優點突出，但其有一個弱點是各大廠商都需要攻剋的難題，即功率密度隨電路密度提升而提升，解決散熱問題是3D封裝技術的關鍵。

　　技術決定市場份額，台積電、英特爾將獨占鰲頭。SoIC是台積電推出的一種創新的多晶元堆疊技術，是一種晶圓對晶圓的鍵合技術，本質是一種3DIC製程技術。SoIC是基於台積電的CoWoS（Chip >）與多晶圓堆疊（WoW）封裝技術開發的新一代創新封裝技術。SoIC解決方案將不同尺寸、製程技術及材料的裸晶堆疊在一起。相較於傳統使用微凸塊的三維積體電路解決方案，台積電的SoIC的凸塊密度與速度高出數倍，同時大幅減少功耗。英特爾則推出Foveros有源內插器技術，其3D封裝將內插器作為設計的一部分，這種設計是超越自身EMIB設計的一步，適用於小型實現或具有極高記憶體帶寬要求的實現。內插器包含將電源和數據傳送到頂部晶元所需的通硅孔和走線，但它也承載平臺的PCH或IO。實際上，它是一個完全工作的PCH，但是有通孔，允許晶元連接在頂部。通過為每種情況下的工作選擇最佳晶體管，在正確的封裝下組合在一起，從而獲得最佳的優化效果。

　　（三）超越摩爾（Beyond Moore）

　　自組裝器件是超越摩爾領域取得突破的關鍵。在集成電路目前的架構中，信息的傳遞和處理都是以電子作為基本單元。從信息傳遞的角度來看，單個電子是不能傳遞信息的，多電子組合才能攜帶信息。與此同時，信號在傳遞過程中還會存在能量消耗並產生熱量。若尋找到其他基本單元自身可以攜帶信息或者信息傳遞過程中不會消耗能量，將會降低功耗並提升性能，打破現在所面臨的發展瓶頸問題，這類研究則屬於超越摩爾。目前越越摩爾方向主要處在研究階段，量子器件、自旋器件、磁通量器件、碳納米管或納米線器件等能夠實現自組裝的器件是超越摩爾方向研究的熱點。

　　（四）豐富摩爾（Much Moore）

　　在微納電子學、物理學、數學、化學、生物學、電腦技術等領域高度交叉和融合的背景下，集成電路理論和技術加速創新突破。在這些理論和技術的指導下，對集成電路的理解可能進入到另外一個維度，在製作工藝和產品上實現質的飛躍。這一方面的發展需要相關學科理論的突破才能傳導到集成電路行業，因而現階段在豐富摩爾發展方向上還未能取得有效的進展。