電子設計自動化
出自 MBA智库百科(https://wiki.mbalib.com/)
電子設計自動化(Electronic Design Automation,EDA)
目錄 |
電子設計自動化是指以電腦為工作平臺，融合了應用電子技術、電腦技術、智能化技術最新成果而研製成的電子CAD通用軟體包。利用EDA工具，電子工程師可以將電子產品由電路設計、性能分析到IC設計圖或PCB設計圖整個過程在電腦上自動處理完成。
電子設計自動化的發展歷程[1]
回顧近30年電子設計技術的發展歷程，可將EDA技術分為3個階段。
1)20世紀70年代為CAD階段，這階段人們開始用電腦輔助進行IC圖編輯和PCB佈局佈線，取代了手工操作，產生了電腦輔助設計的概念。
2)20世紀80年代為CAE階段，與CAD相比，除了純粹的圖形繪製功能外，又增加了電路功能設計和結構設計，並通過電氣連接網路表將兩者結合在一起，以實現工程設計，這就是電腦輔助工程的概念。CAE的主要功能是：原理圖輸入、邏輯模擬、電路分析、自動佈局佈線，以及PCB後分析。
3)20世紀90年代為ESDA階段。儘管CAD／CAE技術取得了巨大的成功，但並沒有把人從繁重的設計工作中徹底解放出來。整個設計過程自動化和智能化程度還不高，各種EDA軟體界面千差萬別，學習使用困難，且互不兼容，直接影響到設計環節間的銜接。基於以上不足，人們開始追求貫徹整個設計過程的自動化，這就是電子系統設計自動化(Electric System Design Automation，ESDA)。
現代EDA的學術研究和技術開發[2]
當前EDA的研究和開發主要集中在以下兩個方面。
- 1．電子系統與電路的綜合和模擬
為了實現更高水平的沒計自動化，當給定設計的目標以後，希望能夠做到結構設計邏輯設計電路設計物理設計(版圖設計)一測試設計等的完全自動綜合。這樣必須解決以下幾方面的問題。
(1)需要提供在行為級、寄存器傳輸級和基本邏輯門級上採用～個統一的不同層次的硬體描述語言，這樣才能實現在不同層次上的數據轉換傳輸和模擬驗證，完成自上而下的同步設計。現已逐步統一，形成了標準的硬體描述語言VHDL作為不同層次的硬體描述。
(2)實現各種層次上的模擬。首先充分重視高層次的系統模擬，VHDL模擬器使設計者可以快速地提取概念，驗證外部指標，在特定工藝或門級上實現之前就發現設
計中的問題。其次，力求把功能級、寄存器級和門級模擬結合起來，形成一個不同層次同時進行的混合模擬分析過程，這樣才能充分利用已有的知識和成熟的各種功能塊和單元完成大系統的驗證。這種混合模擬也有利於實現不同層次的綜合，進而形成整個系統的自動綜合。
(3)研究邏輯分割和邏輯優化。一旦確定了整個邏輯系統的組成後，如何將它合理地分成子系統，並且用最佳的邏輯組成實現，這直接關係到設計的質量和成敗。根據設計要求，可以將元件數目最少或延時最小等作為追求的目標進行門級電路和版圖的自動生成。
(4)測試碼自動生成。系統的可測性研究是VI。SI和ASIC發展的瓶頸，因而在第三代的自動化設計系統中將可測性融於設計過程之中，設計完成的同時測試碼亦生成。綜合生成的電路必須是完全可測的電路，同時能夠自動地生成100％覆蓋率的測試矢量。而且這一測試矢量是經過優化技術壓縮的最佳測試矢量。
總之，數字系統的綜合是當前研究的熱點，並且逐步走向實用化。而模擬電路的綜合比數字電路要困難很多。首先為了電路綜合，需要在功能級和元件級對系統進行描述，模擬電路的硬體語言描述是非常困難的，這是因為模擬電路的基本單元不易確定，而且這些單元都是帶有參數的，其參數又非常多，使得描述很複雜。儘管有些學者提出了一些描述語言方式，但由於太繁雜而得不到推廣應用。其次模擬電路的結構變化多樣，規律性不強，這就給綜合帶來了更大的困難。第三，模擬電路的行為狀態是連續的，其作用為多元非線性高階微分方程，無論時域還是頻域求解都是相當複雜的。因此，現在已經達到實用的模擬電路的綜合，只限於結構簡單的濾波器，實現大系統的模擬電路綜合是20世紀90年代的迫切任務。
- 2．高速度、高密度、亞微米工藝的模擬和設計技術
由於實時信號處理等的要求，對集成電路的工作速度要求迅速提高，脈衝信號已縮短到ps量級，對應的頻譜已進入微波波段，這時不僅應當考慮IC中連線的寄生參量，而且要考慮各線間的耦合作用，甚至元件間的連線已呈多導體傳輸線特性。因而為了能更精確地模擬高速工作時IC中的佈線影響，不少學者研究非均勻有損傳輸線的頻域和時域特性。
另外，由於IC工藝水平的提高，有源器件的幾何尺寸越來越小，這樣，有源器件的數學模型已不再適用。例如，MOS電路，必須考慮短溝道效應。所以必須重新研究新的教學模型來提高模擬的精度。
由於IC的元器件尺寸減小，雖然工藝的精度有很大提高，但是元器件參量的相對誤差卻上升了很多，而且這一相對誤差帶有隨機性，如果設計不好，工藝中產生的相對隨機誤差會造成成品率的嚴重下降。因而在IC設計時，需要考慮這一隨機性的相對誤差，以合格率最高作為目標，優化選用最佳的電路參數及工藝參數，這就是常稱的中心值優化設計。
