总线周期
用手机看条目
出自 MBA智库百科(https://wiki.mbalib.com/)
目录 |
[编辑]
总线周期通常指的是CPU完成一次访问MEM或I/O端口操作所需要的时间。一个总线周期由几个时钟周期组成。
[编辑]
1.微处理器是在时钟信号CLK控制下按节拍工作的。8086/8088系统的时钟频率为4.77MHz，每个时钟周期约为200ns。
2.由于存储器和I/O端口是挂接在总线上的，CPU对存储器和I/O接口的访问，是通过总线实现的。通常把CPU通过总线对微处理器外部（存储器或I/O接口）进行一次访问所需时间称为一个总线周期。一个总线周期一般包含4个时钟周期，这4个时钟周期分别称4个状态即T1状态、T2状态、T3状态和T4状态，必要时，可在T3、T4间插入一个至数个Tw。
（1）T1状态 ——输出存储器地址或I/O地址。
（2）T2状态 ——输出控制信号。
（3）T3和Tw状态 ——总线操作持续，并检测READY以决定是否延长时序。
（4）T4状态 ——完成数据传送。
[编辑]
