总线周期

用手机看条目

出自 MBA智库百科(https://wiki.mbalib.com/)

目录

什么是总线周期

  总线周期通常指的是CPU完成一次访问MEM或I/O端口操作所需要的时间。一个总线周期由几个时钟周期组成。

总线周期的内容

  1.微处理器是在时钟信号CLK控制下按节拍工作的。8086/8088系统的时钟频率为4.77MHz,每个时钟周期约为200ns。

  2.由于存储器和I/O端口是挂接在总线上的,CPU对存储器和I/O接口的访问,是通过总线实现的。通常把CPU通过总线对微处理器外部(存储器或I/O接口)进行一次访问所需时间称为一个总线周期。一个总线周期一般包含4个时钟周期,这4个时钟周期分别称4个状态即T1状态、T2状态、T3状态和T4状态,必要时,可在T3、T4间插入一个至数个Tw。

  (1)T1状态 ——输出存储器地址或I/O地址。

  (2)T2状态 ——输出控制信号

  (3)T3和Tw状态 ——总线操作持续,并检测READY以决定是否延长时序。

  (4)T4状态 ——完成数据传送

相关条目

本条目对我有帮助2
MBA智库APP

扫一扫,下载MBA智库APP

分享到:
  如果您认为本条目还有待完善,需要补充新内容或修改错误内容,请编辑条目

本条目由以下用户参与贡献

LuyinT.

评论(共0条)

提示:评论内容为网友针对条目"总线周期"展开的讨论,与本站观点立场无关。

发表评论请文明上网,理性发言并遵守有关规定。

MBA智库
打开APP

以上内容根据网友推荐自动排序生成